PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-053429

(43) Date of publication of application: 01.03.1989

(51)Int.CI.

H01L 21/66 G01R 31/26 G01R 31/28

(21)Application number: 62-210922

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing: 24.0

24.08.1987


(72)Inventor: SUDA ATSUKO


(54) DEVICE FOR TESTING SEMICONDUCTOR CHIP

(57)Abstract:

PURPOSE: To enable the title test device to be repaired and modified by separately assembling the probe groups of a probe card and the circuit pattern groups of a performance board for use or separating them as a unit in a manner that both groups are separably connected through the intermediary of connectors.

CONSTITUTION: Probes are arranged on the rear side of a probe card while circuit patterns 14 corresponding to the probes 13 are formed on the rear side of a performance board 12. Besides, a connector board 15 is fixed on the rear side of the performance board 12 to provide connectors 16 arranged taking regular polygonal shape on the rear side of the connector board 15. The connectors 16 are connected to the circuit patterns 14 of the performance board 12 through the intermediary of a flat cable 17. On the other hand, pogo pins 18 connected to the probes 13 are implanted in the upper surface of the probe card 10 so that the probe card 10 and the performance board 12 may be integrated with





each other by inserting the polygonal pins 18 into the corresponding connectors 16.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

⑫ 公 開 特 許 公 報 (A)

昭64-53429

௵Int,Cl.⁴

識別記号

庁内整理番号

◎公開 昭和64年(1989)3月1日

H 01 L 21/66 G 01 R 31/26 31/28 B-6851-5F J-7359-2G K-6912-2G

審査請求 未請求 発明の数 1 (全4頁)

国発明の名称 半導体チップのテスト装置

②特 顋 昭62-210922

20出 頭 昭62(1987)8月24日

砂発 明 者 須 田

篤 子

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

②代理人 弁理士 大岩 增雄 外2名

明細書

.1. 発明の名称

半導体チップのテスト装置

2. 特許請求の疑問

(i) プローブカードの下面に配設された接触針 群と、

プローブカードの上部に配置されるパフォーマンスポードに形成された回路パターン群とが、

互いにコネクタを介して分離可能に接続された ことを特徴とする半導体チップのテスト装置。

(2) 前記コネクタが、前記プローブカードおよびパフォーマンスポードのほぼ中心位置を囲む正 多角形状に配列されている前記特許請求の範囲第 (1) 項記載の半導体チップのテスト装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体チップの動作性能をテストする際に用いられるテスト等型に関する。

(従来の技術)

従来から、この種のテスト装置として、第4図

に示すように、プローブカード20と、その上側に配置されたパフォーマンスポード21とが一体的に構成されてなるものが知られており、このプローブカード20の下面には試料となる半導体チップ30の有する値子パッドと対応する多数の接触針(以下、プローブという)22, …群が配数されている。

一方、パフォーマンスポード21には前配プローブ22、…と対応する所定の接続用回路パターン(図示していない)が形成されている。そして、対応する接続用回路パターンとプローブ22、…のそれぞれとは単線もしくは同値ケーブル23、…を介して接続され、これらのケーブル23、…の同論は 半田付けによって回者されている。

なお、図における符号24はテスト用回路パターンが形成された半導体テスト装置、いわゆるテスターであって、このテスター24と前記パフォーマンスボード21とは互いに図示していないコネクタを介して電気的に接続されている。

(発明が解決しようとする問題点)

ところで、前紀テスト装置においては、プロー

プカード20とパファーマンスポード21とが一体的に構成されているので、両者を別々に使用することができず、しかも、プローブカード20およびパファーマンスポード21のそれぞれを個別に修理したり、改造したりすることができないという問題点があった。まだ、プローブカード20とパファーマンスポード21とを接続する単級もしくは問軸ケーブル23、…の回端が半田付けによって固着されているので、これらのケーブル異が長くなり、良好な高周波特性を得ることが難しいという不能合もあった。

本発明は、以上のような問題点を解消することができる半導体チップのテスト装置の提供を目的としている。

(問題点を解決するための手段)

本発明は、上記目的を逸成するために創案されたものであって、プローブカードの下面に配設された接触針群と、プローブカードの上部に配置されるパフェーマンスポードに形成された回路パターン群とを、互いにコネクタを介して分離可能に

プローブ13。… 辞が配設される一方、パフェーマンスポード12には前記プローブ13。… と対応する回路パターン(図示していない)および他のテスターへの接続用外付け回路パターン(図示していない)が形成されている。また、このパフェーマンスポード12の下側にはステー14。… を介してコネクタポード15が固設されており、このコネクタポード15の下面には、第2図および第3図に示すように、そのほぼ中心位置を囲んで正多角形状(図では、正八角形状)に配列されたコネクタ16。…が互いに離間して設けられている。

そして、これらのコネクタ16、…は、フラットケーブル17、…を介してパフォーマンスポード12の回路パターンと互いに接続されている。なお、これらのコネクタ16、…の配列形状については、正多角形状に限定されるものではなく、例えば、型状というような任意形状に配列することも可能である。しかし、週末、前記テスター11とパフォーマンスポード12とを接続するコネクタ(図示していない)が正多角形状に配列されていることが

接続した構成に特徴を存している。

(作用)

上配構成によれば、テスト設置を構成するプローブガードとパフォーマンスポードとが、互いにコネクタを介して容易に投続もしくは分離されるので、両者を別々に組み合わせて使用したり、修理や改造を行うことができる。また、同時に、プローブカードのプローブとパフォーマンスポードの回路パターンとを接続するケーブルの最さが短縮化され、高周波特性の向上を図ることができる。(実能例)

以下、本発明の一実施例を図面に基づいて詳細に設明する。

第1図は半導体チップのテスト装置を示す機略 構成図であって、このテスト装置はプローブカー ド10と、テスター11とを備え、これらの間には同 者の中継体となるパフォーマンスポード12が配置 されている。

プローブカード10の下面中央部には、試料となる半導体チップ30の第子パッドに対応する多数の

多いので、これらのコネクタと同一形状に配列されている方が好ましく、また、正多角形状に配列している方がコネクタポード15の歪みが少なくなるとともに、フラットケーブル17、…の長さを均一化し高いという利点がある。

一方、プローブカード10の上面には、プローブ13, …と接続されたポゴピン18, …が前記コネクタ16, …に対応する所定数ごとに結設されている。そして、これらのポゴピン16, …を互いに対応するコネクタ16. …に差し込むことによって、第1図に示すように、プローブカード10とパフォーマンスボード11とが一体化され、プローブカード10のプローブ13, …とチスター11のテスト用回路パターンとの間でのテスト信号もしくは検出信号のやり取りが行われることになる。

なお、以上の設明においては、プローブカード 10側にポゴピン18、…を配設する一方、パフォー マンスポード12側にコネクタ16、…を配設するも のとして説明したが、これに限定されるものでは なく、コネクタ16、…とポゴピン18、…とを逆に 配設するようにしてもよいことはいうまでもない。 また、パフォーマンスポード12とコネクタポード 15とはステー14、…を介して一体化されたものと しているが、両者が直接的に固設されていてもよ

(発明の効果)

できることになる.

また、従来例のように、プローブカードとベフ オーマンスポードとを阿洛固定の長い配額ケーブ ルで接続する必要がなく、パフォーマンスポード 側のみの片方配線で済むので、配線ケーブルの長 さが短縮化され、高周波特性の向上を図ることが できるという効果もある。

4. 図面の簡単な説明

第1図ないし第3図は本発明の実施例に係り、 第1図は半導体チップのテスト装置を示す機略構 成図、第2図はその分解状態を示す構成図、第3 図はその要部斜視図である。また、第4図は、従 来例としてのテスト装置を示す機略構成圏である。

図において、10はプローブカード、12はパフォーマンスポード、13はプローブ(接触針)、16はコネクタ、30は半導体チップである。

代理人 大岩 增雄


10: プローブカード

12: パフォーマンスボード

13: プローブ (接触針)

16: コネクタ

30: 半導体チップ




第 1 図


第 2 図
17
14
16
15
18
10

特開昭64-53429 (4)

第 3 図



第 4 図



8. 補正の内容

(J) 明報書第5頁第11~12行の「パフォーマンスポード[!]を『パフォーマンスポード12』に訂正する。

② 同第7頁第12行~第8頁第1行の「このことにより、… …できることになる。」を「なお、上記プローブカードを半導体デバイスの仕様に合わせたソケットとすることにより、上記パフォーマンスボードを用いて半導体デバイスのテスト装置として共用することも可能である。」に打正する。

手続補正書(10条)

昭和63年2月1日

特許庁長官

収

1. 郊件の表示 昭和62年特許願第210922号



2. 党明の名称 半導体チップのテスト装置

 7. 補正をする者 事件との関係、特許出願人
 住所 東京都千代田区丸の内二丁目2番3号名称 (601)三菱電機株式会社 代表者 志岐 守徒

4. 代 理 人 住 所 東京都千代田区丸の内二丁目 2 香 3 号 三菱 電 級 株 式 会 社 内 氏 名 (7 3 7 5) 弁理士 大 岩 増 雄 (連絡先 03(213)3421 特許部)

- 5. 補正命令の日付 自発補正
- 6. 細正により増加する発明の数 なし
- 7. 排正の対象

明細密の「発明の詳細な説明」の観

